由于传统的多波形函数信号发生器需采用大量分离元件才能实现，且设计复杂，这里提出一种基于CPLD的多波形函数信号发生器。它采用CPLD作为函数信号发生器的处理器，以单片机和CPLD为核心，辅以必要的模拟和数字电路，构成的基于DDS(直接数字频率合成)技术、波形稳定、精度较高的多功能函数信号发生器。

2 系统设计

图1给出系统设计框图，该系统设计主要由CPLD电路、单片机电路、键盘输入液晶显示输出电路以及D/A转换电路和低通滤波器等电路组成。

2．1 频率合成器

该系统设计采用直接数字式频率合成DDS(Direct Digital Frequency Synthesis)技术，采用ROM存储所需的量化数据，按照不同频率求出频率控制字。以K为步进对相位累加器进行累加，每累加一次，取出累加器的高8 位数据送至ROM，ROM根据不同的地址取出不同的数据送TLC7524进行转换。再经过滤波即可得到所需要波形。由于DDS具有相对带宽很宽，频率转换时间极短，频率分辨率高等优点。此外，全数字化结构便于集成，输出相位连续，频率，相位和幅度均可实现程控。

2．2 幅度控制模块

幅度控制模块由DAC0832控制，利用其内部电阻分压网络，将其作为数控电位器。将 TLC7524的输出波形作为DAC0832的基准电压源输入，其输出波形为V=(N/256)×Vin,其中N为单片机输入的幅度控制字。通过一简单的电阻分压网络调整运放输出峰一峰值为0～5 V，再送至DAC0832由单片机控制其幅度实现幅度的步进，如图2所示。

2．3 后级处理模块

采用二阶巴特沃兹低通滤波器。巴特沃兹低通滤波器的幅度函数是单调下降的，由于n阶低通巴特沃兹低通滤波器的前(2n-1)阶导数在ω=0处为零，所以巴特沃兹低通滤波器也称最大平坦幅度滤波器。由于该设计要求滤除的频率分量主要为由D／A转换器产生的高频分量，与系统所要求保留的频率相差很远，所以滤波器在通频带内的平坦程度比其衰减陡度更为重要，而且巴特沃兹低通滤波器所要的元件值合乎实际情况，不像其他滤波器要求元件值那么苛刻。

3 硬件电路系统设计

3．1 总体设计思路

整个系统以CPLD(EPM7128)、AT89S51、AT28C64(EEP-ROM)为核心。CPLD通过相位累加产生读取ROM的地址。以单片机为系统控制的核心，主要功能：给CPLD送频率控制字，即相位累加器的累加值，以此控制频率；给D／A转换器送幅度控制字D，控制波形幅度；处理红外遥控键盘；送数据给液晶LCD。EEPROM存储已固化好波形的数据。

3．2 CPLD模块

该模块通过一个4引脚的工业标准JTAG接口在系统编程(ISP)，并且在编程过程中仅需5．0 V单电压供电。编程过程中，I／O引脚处于三态并被上拉，以消除板上冲突。上拉阻值为1 kΩ。因为该器件是在线编程的，为了便于调试，所以把下载口直接做在电路板上。考虑到电源为自制的稳压电源，CPLD受电源纹波干扰影响较大，所以在每个器件旁都加有去耦电容。

3．3 D／A转换及幅度控制

D／A转换采用TI公司的TLC7524，该器件转换速度可达10 M，幅度控制D／A转换采用MAX518，该器件是I2C总线的双D／A转换器，只需很少的端口线就可实现两路幅度的控制，大大节省单片机的端口。图3给出D／A转换电路。